`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2023/05/31 10:30:44
// Design Name: 
// Module Name: mux41_tb
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////

module mux41_tb;
reg  d1,d2,d3,d4,a1,a0;
wire  y;
mux41  u1(a1,a0,d1,d2,d3,d4,y);
initial
begin
d1=0;d2=0;d3=0;d4=0;a1=0;a0=0;
fork
repeat(100)   #10   d1=~d1;
repeat(50)    #20   d2=~d2;
repeat(25)    #40   d3=~d3;
repeat(10)   #100   d4=~d4;
repeat(5)   #200   {a1,a0}={a1,a0}+1;
join
end
endmodule
